PATENT ABSTRACTS OF JAPAN

(11)Publication number:

04-010051

(43) Date of publication of application: 14.01.1992

(51)Int.CI.

G06F 15/16 G06F 12/08

.....

(71)Applicant: HITACHI LTD

(22)Date of filing:

(21)Application number: 02-110003

27.04.1990


(72)Inventor: YOSHIDA TOSHIBUMI

YABUSHITA MASAHARU

(54) SHARED MEMORY CONTROL METHOD FOR MULTIPROCESSOR SYSTEM

(57)Abstract:

PURPOSE: To attain the control of a suitable shared memory by providing a timer in each processor and updating the shared data stored in the processor if the data copied to an individual memory from the shared memory are not rewritten even after a prescribed time. CONSTITUTION: Each of processors 11 - 13 rewrites and updates simultaneously the corresponding shared data blocks of all processors except its own processor or reads the data block outputted to a communication channel from a single processor into its own shared data block and updates the data block. At the same time, the timers 31 - 33 count the time passed after each shared data block is rewritten. When the counted time exceeds the prescribed time, this fact is informed to its own processor. Then the shared data blocks of all processors corresponding to the data blocks that exceeded the prescribed time are updated. Thus it is possible to attain the control of a shared memory suited to the updating of the shared data blocks in a multiprocessor system.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's

⑩日本国特許庁(JP)

① 特許出願公開

母 公 開 特 許 公 報 (A) 平4-10051

Mint. Cl. 3

識別記号

庁内整理番号

@公開 平成4年(1992)1月14日

G 06 F 15/16 12/08 350 R 310 C 8840-5L 7232-5B

審査請求 未請求 請求項の数 6 (全11頁)

60発明の名称

マルチプロセツサシステムの共有メモリ制御方法

⑩特 顧 平2−110003

❷出 顧 平2(1990)4月27日

外1名

伊文

神奈川県川崎市麻生区王禅寺1099番地 株式会社日立製作

所システム開発研究所内

神奈川県川崎市麻生区王禅寺1099番地 株式会社日立製作

所システム開発研究所内

勿出 頗 人 株式会社日立製作所

東京都千代田区神田駿河台4丁目6番地

四代 理 人 弁理士 小川 勝男

•

明相、数

1. 発明の名称

2. 特許請求の範囲

マの規定する時間以上経過しても行わなかったとき、該タイマが停止すると同時に、数プロセッサが奪換えた的配データを、前部データに対応する複数を有する他のプロセッサにブロードキャストすることによって、前部他プロセッサ内の共有データを更新することを特徴とする共有メモリ創御方法。

記データを、前記データに対応する複製を有す る他のプロセッサにプロードキャストすること によって、前記値プロセッサ内に共有データを 更新することを特徴とする共有メモリ制御方法。 3. 複数のプロセッサと共有メモリが同一通信路 上に控続され、前記各プロセッサが個別のメモ りを有し、前記各プロセッサが前記共有メモリ の一部データを数値別のメモリにそれぞれコピ 一し、前記各プロセッサが前記各個別のメモリ にコピーした数データを並行してアクセスして 処理を行うマルチプロセッサンステムにおいて、 前記各プロセッサにカウンタを設け、前記プロ セッサの独力ウンタが、故配共有メモリから辞 記録別のメモリにコピーした前記データを竣プ ロセッサが書き換える回数をカウントし、紋帯 き換えた回数が前記カウンタの気定する回数以 上に速したとき、旗プロセッサが書換えた前記 データを、前記データに対応する復興を有する 他のプロセッサにプロードキャストすることに

6. 節記各プロセッサの前記カウンタにレジスタを超け、該レジスタに保持する値が、前記カウンタの規定する書き換え回数となり、前記プロセッサの個別のメモリに保持するデータ別に前記レジスタを用念し、前記データ別に前記カウンタの規定できることを特徴であるの規定できることを特徴とする特許財の範囲館3項あるいは第4項の方法・リテブロセッサンステムの共有メモリ制御方法・

特許請求の韓囲第1項あるいは第2項あるいは

第4項のマルチプロセッサシステムの共有メモ

3. 発明の詳細な説明

り制御方法。

【産業上の利用分野】

本発明は、マルチプロセッサシステムにおける 共有メモリの制御方法に関する。

【従来の技術】

現在のマルチプロセッサシステムにおいては、 各プロセッサによる我有メモリ内データへのアク セスを遠くするためと通信略(パスまたはネット 折することを特徴とする共有メモリ制御方法。

- 5. 前記各プロセッサの前記タイマにレジスタを 設け、数レジスタの保持する値が、前記タイマ の処定する時間となり、数レジスタ値を前記各 プロセッサが随時変質できることを特徴とする

佐来例としては、ジェームズ アーチボルド (James Archibald) 他者、「キャッシュ コヒーレンス プロトコルズ (Cheche Coherence protocole)」に由結合マルチプロセッサシステムにおいてのキャッシュ・メモリの一貫性制御方式が紹介されている。

この文献で紹介されているキャッシュ・メモリの制御方式では、共有データブロックを他プロセッサが持つことや、データブロックの内容が自プ

ロセッサによって書き換えらて共有メモリのコーピー元のデータブロックの内容と異なることをあったのであることをのの内容が有効であることをのの内容が有効であることをのの内容が有効であることをのの状態を示すもの(以後、フラブロックの状態を取り、各プロックの状態を認ったその他プロックの必要を小阪の更新を行う。

ックを更新するのに要する処理時間がほぼ等しい場合。共有データブロックが客を換えられると同時に値プロセッサの対応する各共有データブロックも書き換え変新する方が通信路の競合が少なくなり、また各プロセッサが即時に更新の共有データブロックをアクセスすることができる可能性が高くなる(勿酌、2プロセッサ間で共有しているデータブロックの場合は除く)。

しかし、以上の会換えと同時に更新する方法では、各プロセッサの共有データブロックへの書き換えが一時期に集中してしまった場合に不利である。そして、その書換えが集中する間、以上の更新に関係する全てのプロセッサも参照しているので新が行われたりして、逆に効率が悪くなりまたオーバーヘッドが大きくなってしまう。

本発明の目的は、マルチプロセッサシステムの 上述した共有データプロックを更新するのに好選 な共有メモリ勧健力独を提供することにある。

【蘇雎を解決するための手段】

タブロックを必要としたとき、その書き換えられ たデータブロックの内容を、自プロセッサの共有 データブロックに書き込み更新する。

(発明が解決しようとする課題)

マルチプロセッサンステムにおいて、一般に、 各プロセッサが共有データブロックを書換える (または、アクセスする) 飯度が多いと、各プロセッサ間と共有メモリを接続する通信路の競符を合ったが 大きくなり、各プロセッサの通信路の利用が低いまくなり、各プロセッサの通過的が なが長くなり、各プロセッサの通過的がです。 なが長くなり、各プロセッサの通過的がです。 なが最大なり、各プロセッサの通過的がです。 ない、以上通信路の競合をできるかぎり近けよう。 する制御方式として、前記使来例のフラグを用い なデータブロックの状態を制御する方式が用いられる。

しかし、各プロセッサが共有データブロックを書き換える頻度が少ない場合、従来例の方式のように各プロセッサの要求時に1データブロックでつ更新していく方法は効率が悪い。そして、複数プロセッサの共有データブロックを更新するのに要する処理時間と1プロセッサの共有データブロ

前記目的を実現する手段として、第一にシステ ムは、各プロセッサが自プロセッサ以外のその他 金てのプロセッサの対応する共有データブロック を同時に書き換え更新するか、または1プロセッ サが通信略へ出力するデータプロックをその他金 てのプロセッサが並行して白共有データプロック に読み込み更新する機構を持つ。第二に各プロセ ッサは、それぞれ以下のタイマを持つ。そのタイ マは、自プロセッサの各共有データブロックが (各プロセッサによって) 杏き換えられてからの 時間を制定する。そして、その共有データブロッ クが春後えられる皮にタイマのそのデータブロッ クに対する関定時間を口に戻し、もしその制定時 間がライマの規定する時間以上に達した(書き換 えがその規定時間内で行われなかつた)とき、自 プロセッサにその事を知らせる機構を持つ。第三 に各プロセッサは、第二の機構の上記タイマから の知らせを受け取り、第一の機構を用いて、その 書き換えられてから規定時間以上経過したデータ ブロックに対応するその他全てのプロセッサの共

有データプロックを更新する機構を持つ。以上の3つの機構により、書換えが一時期に確めて行われ、参照に対して書換える原度が少ない(書換えられる周期が、参照される周期より扱い)ような よ有データプロックの最適な更新を実現する。 「作用)

前記第一の機様により、複数プロセッサの機様により、複数プロセッサののでは、1 変換 時間と、1 変換 時間と、2 変換 時間と、2 変換 時間と、3 変換 時間により、2 変換 はいます。 1 変換 はいます。 1 変換 はいまり ない 1 変換 はいまり ない 1 変換 はいまり ない 1 変換 により、第一の機構により、第一の機構により、第一の機構により、第一の機構により、第一の機構により、第一の機構により、第一の機構により、第一の機構によりに更新を制御する。

以上3つの機構により、マルチプロセッサンステムにおいて、プロセッサが共有データブロックを一時期に纏めて書換えた後、その纏めて書換えたチータブロックをその値全てのプロセッサの対

が各プロセッサのタイマの規定時間を要えられる ようにすることが考えられる。

(実施例)

以下、本発明の実施例を図面により説明する。 第1図は、本発明の一実施例のマルチプロセッ サシステムのプロック図である。3台のプロセッ 応する共存データブロックに書き込み、それら共存データブロックを一度に更新するという本発明の共存メモリ制御方法を選択する。その他、本発明の方法において、各プロセッサの共存データブロックほに、本発明の以上3つの機能を用いるか否かを示すフラグ(以後、更新フラグと呼ぶ)を設け、適用するデータブロックを選択できるようにすることが考えられる。

サ1,2,3と共有メモリ4がバス5に接続されていて、各プロセッサ1,2,3は、その他のプロセッサ1,2,3に対して割り込み信号6を出力することができる。例えば、プロセッサ1はプロセッサ2,3に対して割り込み信号6を同時に出力することができる。

各プロセッサ1,2,3は、内部にCPU11.
12,13とメモリ21,22,23とタイマ31,32,33と4種のフラグ41,51,61,71(1=1,2,3)と条件判定回路
151,152,153を有する。各プロセッサ1,2,3は、アクセスする共有プロセッサ1,2,3は、アクセスする共和ののアドレスとのアドレスとのアドレスとのアドロックをアクロックをアクロックをアクロックをアクロックをアクロックをアクロックをアクロックをアクロックをアクロックをアクロックにおいて、その各データの(コレス・タイズである。そして、その各データの(コレス・タイズである。そして、共和メモリ4上のアドレスは、共和メモリ4上のアドレスは、共和メモリ4上のアドレスは、共和メモリ4上のアドレスは、共和メモリ4上のアドレスは、共和メモリ4上のアドロセッサ1,2,3は、プロセッサ1,2,3は、プロセッサ1,2,3は、プロセッサ1,2,3は、プロセッサ1,2,3は、プロセッサ1,2,3は、プロセッサ1,2,3は、アフロセッサ1,2,3は、アフロセッサ1,2,3は、アフロセッサ1,2,3は、アフロセッサ1,2,3は、アフロセッサ1,2,3は、アフロセッサ1,2,3は、アフロセッサ1,2,3はアフロセッサ1,2,3はアフロセッサ1,2,3はアフロセッサ1,2,3はアフロロールでは、アフロロールでは、アフロロールでは、アフロールでは、

号とそのアドレスを含むシステムアドレスにより、 その他プロセッサ1、2、3上の対応する共有データプロックをアクセスする(プロセッサ番号1、 2、3は、それぞれプロセッサ1、2、3を損す)。

虫た特に、対応するプロセッサ1, 2, 3は存 在しないが仮に定めたプロセッサ番号(xとする) とそのデータブロックのアドレスを含む特別なシ ステムアドレスによって、自プロセッサ1,2, 3以外のその他全てのプロセッサ1,2,3の対 応する共有データブロックの内容をプロードキャ ストによって同時に答さ換えることができる。例 えば、プロセッサ1は、その特別なシステムアド レスを用いてプロセッサ2、3の共有データプロ ックを同時に書き換えることができる。各プロセ ッサ1, 2, 3の内部フラグ4i, 5i, 6i. 71 (1=1, 2, 3) は、そのデータブロック の内容の有効性を示す方効フラグ41,42。 43と、そのデータプロックの内容を自内部 CPU11, 12, 13が香換えたこと(および 各プロセッサ1,2,3の中で唯一有効状態であ

メモリ22,28にコピーしているプロセッサ2。 3がいると共有状態を示し、そうでなければ固有 状態を示す。更新フラグ71は、コピーしたデー タブロックの(共有メモリ4上の)アドレスによ り決定される。(共有メモリ4の予め決まった領域に、プロードキャストを用いた一度に更新する のに遠したデータブロックが格納される。)

また、各プロセッサ1,2,3の処理や内部メークに、22,3の記憶容量の都合にかり、2,3の部合に対したが一クの部合に対したが、2,3からである。その通いようが、2,43が特色では、4,43が特色では、4,43が特色では、4,43が特色では、4,43が特色では、4,43が特色では、4,43が特色では、4,43が特色では、4,43が特色では、4,43が特色では、4,43が特色では、51、61、71(1=1,2)が初る。

ること)を示す事換フラグ51.52,53と、そのデータブロックを他プロセッサ1.2.3と 共有していることを示す我有フラグ61.62. 63と、条件が満たされたとき対応する共有データブロックを(プロードキャストによって)一成に関切することを示す更新フラグ771.72,73を有する。各プロセッサ1,2.3は、内部メモリ21、22,23にコピーした各データブロックの状態を以上4つのフラ41.51.81.71(1-1,2.3)の値で管理する。

各プロセッサ1,2,3が処理に必要な共有メモリ4のデータブロックを自内部メモリ21,23にコピーすると、以上の4つのフラグ41,51,61,71(1=1,2,3)が決定される。例えば、プロセッサ1が共有メモリリのあるデータブロックを自内部メモリスでは、そのとき、その有効フラグ41は有効状態を示し、その書換フラグ51は含まれていない状態を示す。その共有フラグを内部でに共有メモリ4のそのデータブロックを内部

共有フラグ61、62、63が固有状態を示している有効なデータブロックに対する参照と書換は、(データブロックの内容がコピーされてから最初に書き換えられたときに、その書換フラグ51、52、53が書き換えられた状態に変わるが)、そのままそのデータブロックに対して行われる。以降では、共有フラグ61、62、63が共有状態を示している共有データブロックに対する参照と書機について述べる。

第2回は、第1回の実施例のシステムにおける各プロセッサ1、2、3の共有データブロック参照時の処理手順を示している。例えば、プロセッサ1が、内部メモリ21のある共有データンロックを参照しようとする。そのとき、有効フラグを100)。もし、その東京でのデータブロックを参照する(ステップ102)。もし、その有効フラグを参照する(ステップ102)。もし、その有効ファンはを参照する(ステップ102)。もし、その方していたのが、またが無効状態(有効でない状態)を示してい

れば、そのプロセッサ1の内部CPU11に割り 込み信号81が入る。それにより内部CPU11 は、他のプロセッサ2、3に対して割り込み信号 8を出力し、その内部メモリ22,23の対応す る共有データブロックを控索する。プロセッサ2。 3は、割り込み付号6を受け取ると処理を中期し てスリープ(何も処理しない)状態になる。内部 CPU11は、プロセッサ2,3の共有データブ ロックのうち有効フラグ42、43が有効状態を 示しているデータブロック (または、そのような 共有データブロックがないときは、共有メモリ 4の元データブロック)の内容を自内部メモリ 21に助み込み更新する(ステップ101)。 そ して、再びプロセッサ2,3に割り込み信号6を 出力した後、以上(ステップ101)で更新した 自データブロックを参照する(ステップ102)。 プロセッサ2、3はその割り込み信号6によって スリープ状態から解放され再び処理を継続する。

以上で何えば、プロセッサンがプロセッサ2の 共有データプロックの内容を読み込んだとする。

れば、そのプロセッサ1の内部CPU11に割り込み信号81が入る。それにより内部CPU11は、他のプロセッサ2、3に対して割り込み信号日を出力し(それにより、プロセッサ2、3は処理を中断してスリープ状態になり)、その内部メモリ22、23の対応する共有データブロックを検索する。

その時のその共有データプロックの有効フラグ 4 1、4 2 は有効状態を示し、また沓換フラグ 5 1 , 5 2 は書き換えられていない状態を示す。

第3回は、第1回の実施例のシステムにおける 各プロセッサ1、2、3の共有データブロック書 後時の処理手順を示している。例えば、プロセッ サ1が、内部メモリ21のある共有データブロッ クを客を換えようとする。そのとき、その書き換 えようとするデータブロックに対応する有効フラ グ41の状態によって処理が分かれる(ステップ 200)。

もし、その有効フラグ41が有効状態を示していれば、他プロセッサ2、3の対応する共有データブロックの有効フラグ42、43を無効状態にした(ステップ202)後、その更新したデータプロックの内容を容を換える(ステップ203)。それにより、その容換フラグ51は容を換えられた状態を示す。

ステップ200で、書き換えようとするデータ ブロックの有効フラグ41が無効状態を示してい

51は書き換えられた状態を示す。プロセッサ2。 3はその再度の割り込み信号 B によってスリープ 状態から解放され処理を散練する。

多4図は、第1回の実施例のシステムにおけるタイマ31、32、33のプロック図であり、各プロセッサ1、2、3の内部メモリ21、22、23に格納できるデータブロック数が64個であった場合の例である。以下では、説明を簡単にするためプロセッサ1のタイマ31を例として、663とレックに対する。各カウンタ600、601、…、663とレンタ700と割り込み制御回路。900を有する。各カウンタ600、601、…、663は、内部メモリ21の各データのの1、20の各データの1は、カウンタ601は、カウンタ601は、内部メモリ21の(アドレス0から格納されている順に0から数えて)第1番目のデータでは、対応する。

せして、各カウンタ600、601,…,663 は、入力されるクロック信号300をカウントする、カウンタ600、601, …,663のその 他人力信号としては、カウントを行う条件となる信号(以後、条件信号と呼ぶ)400,401。
…,463と、カウント数を0に戻す信号(同号と呼ぶ)500,501,…,663
がある。それ62個別の信号は、アセッサ1の条件信号と呼ぶ)600円では、カウントで信号を呼ぶり、401,…,463は、条件管団路151から、401,…,463は、条件で回路151から、401,…,463は、条件で回路151から、401,00円では、カウントを行うというを行うというによって対応を受けているとでカウントを行う。

初期化信号500,501,…,563は、各カウンタに対応するデータブロックの内容が内部 CPU11によって書き換えられるとき、条件料 定回路151か6毎回出力される信号である(それにより、カウンタ800,801,…,663

しなければならないかを認識する。そして内部 CPU11は、その他プロセッサ2,3に割り込み付号8を出力し(それにより、プロセッサ2。 3は処理を中断してスリープ状態になり)、趣味 した更新すべきデータブロックの内容を他プロセッサ2。3の対応する各共有データブロックに (プロードキャストによって)同時に書き込み更 新する。

その後、プロセッサ1は、再びプロセッサ2。 3に割り込み信号6を出力する(それにより、プロセッサ2。3はスリープ状態から解放され処理を散続する)。以上の更新により、各プロセッサ1、2、3のその共有データブロックの有効フラグ41、42、43は有効状態を示し、また書換フラグ51、52、63は書き換えられてない状態を示す。以上、タイマ31とタイマ32、33は等しく、条件判定回路151と条件判定回路152、153は等しいものとする。

第5回は、第4回のタイマ31,32,33の 各カウンタ600,601,…,663における は、対応するデータブロックが審さ換えられる政 にカウント数を初期化する)。また、タイマ31 の内部レジスタ700は、各カウンタ600, 601, …,663のカウント数を規定する。各カウンタ800,801. …,663は、そのカウント数がレジスタ700の規定値以上になったとき、割り込み制御回路900に更新を要求する信号800,801, …,863を出力する(各カウンタ600,601, …,663には、レジスタ700の数値と比較をとる機能があるものとする)。

割り込み制御回路800は、各カウンタ600,601、…、663のうちどれかひとつでも更新を要求する信号800,801、…,863を出力していると、更新用の割り込み信号91を内部CPU11は、その割り込み信号91を受け取るとタイマ31の割り込み制御回路800の入力ポートを読み、どのカウンタ600,601、…,663が更新を要求したか、延いてはどの共有データブロックを更新

クロック信号300が入力された時の動作フロークにある。例えば、カウンタ801は、クロック信号300が入力されたとき(例えばクロック信号300が入力されたとき)、条件信号401の表件信号401が1であったが、かつから、条件信号401が1であれば、カウント数をカウントがのであれば、カウンタ601がカウント会でステンプもしたのカウント数が内部レジステンプもしたカウント数が内部レジステントの数によったのカウント数が内部レジステンプを表示するに更新を変まする信号401を出力する(ステップ1003)。

以上のダイマ31,32、33と条件判定回路 151,152,153を設けることにより、プロセッサ1,2,3の内部メモリ21,22, 23に保持する共有データブロック毎に、そのデータブロックが自内部CPU11,12,13に より書き機えられてからの時間をすることをすることを引起した。 13により 11・12・13により 12・13により 13により 13により 13により 13により 13により 13により 13により 13により 13により 13に対し 13に対し

以下、第8回と第7回は、第1回の実施例のシステムの3台のプロセッサ1,2,3が共有するあるデータプロックに対するアクセスと、各プロセッサ1,2,3のその対応する共有データプロックの状態を示した例である。模様を時間とし、概矢印が各プロセッサ1,2,3のその共有デー

サ1のタイマ31のそのデータブロックに対する 劉定時間は、そのタイマ31の内部レジスタ700 の規定時間に達する(ポイント2004)。それ により、プロセッサ1は、そのデータブロックを プロセッサ2とプロセッサ3の対応する共有デー タブロックに書き込み、それら共有データブロッ クの内容を更新する(データブロックの内容が有 効になる)。その後、プロセッサ2とプロセッサ 3 は、それら更新された共有データプロックを参 取する。また、プロセッサ1は、その後2回離ま った要性人を行い(ポイント2005)、プロセ ッサ2とプロセッサ3の共有有データブロックを 再び無効化し(ポイント2006)こそして、そ のデータブロックに対するタイマ31の割定値が 規定時間に遠したとき(ポイント2007)、ブ ロセッサ2とプロセッサ3の共有データプロック の内容を更新する。

第7回は、第6回において、プロセッサ1が最初の種をった音換え(ポイント3000)を行っている途中に、プロセッサ2が対応する共有デー

タプロックに対するアクセスを表している。 図の 最初の複雑がプロセッサ1の共有データプロック に対するものであり、下2つの機輪がプロセッサ 2 とプロセッサ3の共有データブロックに対する もう一つ部分は、プロセッサ1のタイマ31が認定するその共有データブロックに対する 李規協の 経過時間を表している。

タブロックを参照しようとした場合の例である。 第6回の場合と同様に、プロセッサ1による第一 の春換え後、プロセッサ2とプロセッサ3の共有 データブロックは無効化され、そして、同時にプ ロセッサーのタイマ31は、そのデータブロック に対する容換え後の経過時間を認定し始める(ボ イント3001)。その後、プロセッサ2の共有 データブロックの参照により、タイマ31は、そ のデータブロックに対する測定を止める(ポイン ト3002)。そして、そのプロセッサ1のその 書き換えられたデータブロックを、プロセッサ2 は自共有データブロックに読み込み更新し、そし て、その夏新したデータブロックを参照する。そ の後しばらくすると、プロセッサ1の第二の音換 えが行われ、プロセッサ2の共有データプロック は再び無効化され、同時にプロセッサ1のタイマ 31は、そのデータブロックに対する容換え役の 経過時間を再び脚定し始める(ポイント3003)。 その後の状況は、各プロセッサ1,2,3とも第 8 図と同様である。

以上、本典施例のシステムでは、特別なシステ ムプドレスと各プロセッサ1,2,3相互の割り 込み信号6により、共有データブロックの更新を 実現する。また、共有データブロックの共有メモ リ4上のアドレスにより、更新フラグフェ,72, 73の状態値を決定した。これは、処理される肉 - 目的のデータが、共有メモリイの決まったアド レス領域に格納されている場合の例である。この 毎合、本発明の共有データブロックをプロードキ ヤストによって一度に更新する方法を適用するか ずかを、各プロセッサ1,2,3が処理するタス クに適用することができる。(重新フラグ71. 72.73が更新を示すアドレス領域に、本務明 の方欲に適したタスク部分を格納する。) また、 各データブロック単位に、各データブロックの内 客(テキスト,ローカル・データ,共有データの 占のる割合)に応じて共有メモリ4上の格納領域 を変えることができれば、より適切な共有メモリ 4の一貫性制御が行える。

また、各プロセッサ1、2、3が各タイマ31。

ことにより、別のタイミングでデータブロックの 更新を行うことができる。例えば、クロック信号 300の代わりに他のイベント借号をカウントし て更新を行うようなこともできる。

〔発明の効果〕

本発明は、マルチプロセッサシステムにおいて は、各プロセッサが共有するデータプロックを一 時期に握めて書換えた後、その置めて書換えたデ ータブロックをその他全てのプロセッサの対応す る共有データブロックに書き込み、それら共有デ - タブロックを更新する。そのため、春始えられ る確率が低く(曹操えが行われる間隔が長く)ま た一度に超めて書換えが行われるというような性 費を持つデータブロックおよび、各プロセッサが そのような共有データブロックに対するアクセス 方法を採るマルチプロセッサンステムにおいて有 利である。それに加えて本発明は、複数プロゼッ サのデータブロックを更新するのに要する時間と、 1プロセッサのデータブロックを更新するのに要 する時間が殆ど等しくなることを前提としている。 4.図面の簡単な説明

32、33の内部レジスタ700の規定値も変え られるようにすると、各プロセッサ1, 2, 3の 処理状態に適合したタイミングで共有データプロ ックの更新を行うことができる。

その他。第7回のプロセッサ1の香換が集中し て行われている途中に(ステップ3000)他プ ロセッサででその共存データブロックに対するお 照が行われたとき(ステップ3002)、 プロセ ッサ1のタイマ31を停止させる適由は、3台の 内2台のプロセッサ1,2のすでに更新された技 有データブロックが存在することになり、プロー ドキャストによって一度に更新する効果が確れる からである。4台以上からなるマルチプロセッサ システムにおいては、以上でタイマ31,82。 33が停止しないように各カウンダ600,601, …, 663のカウントを行う条件(条件判定国路 151, 152, 153) を変える必要がある。 また、以上タイマ81,32,33のクロック信 号300,条件信号400,401,…,468, 初期化信号500,501,….563を変える

それにより、多くのプロセッサによって共有され る確率の高いデータプロックに対してや、各プロ セッサが共有メモリの各データブロックを共有す る確率が高いシステムにおいて有利である。

以上の有利な条件で、各プロセッサの要求時に 1 データブロックずつ更新するより、複数データ プロックを一度に更新する本発明の方が、各プロ セッサの処理のオーバヘッドおよび通信路の統合 が少なくなる。また、あるプロセッサがある技有 データブロックを普換えても、その後一定時間経 つと、その位全てのプロセッサの対応する共有デ ータブロックは一度に更新される。このことから、 各プロセッサの共有データプロックの内容が最新 のものである確率が高くなり、そして、すぐに (通信路を用いずに)アクセスでもる強率が高く なる。本発明の方法を以上の条件にあった共有メ モリのデータ更新に用いることにより、さらにマ ルチプロセッサシステムの処理を向上させること ができる。

19 開平4-10051 (10)

1,2,8 …プロセッサ、4 …共有メモリ、5 … パス、6 … CP U外部割り込み信号、11,12, 13 … CP U、21,22,28 … メモリ、31, 52,33 … タイマ、41,42,43 … 有効フ ラグ、51,52,53 … 審換フラグ、61, 62.83…共有フラグ、71,72,73…更新フラグ、81,82,83…CPU前り込み借号(データ解助削り込み要求)、81,82,93…CPU前り込み信号(更新削り込み要求)、151,152,153…条件判定回路、300…クロック信号、400,401.…,463…カウンタ条件信号、500,501,…,563…カウンタ・リセット信号、600,601.…,663…カウンタ・フロックに受くない。200…タイマ・レジスタ、800,801,…,863…更新要求信号、900…タイマ前り込み制御回路。

代理人 弁理士 小川朗男

